Standard

IEC 62530:2007 ED1

nov. 2007 Révisé

Connectez-vous ou enregistrez-vous pour ajouter ce produit à vos favoris.
Connectez-vous ou enregistrez-vous afin d'être notifié lorsque de nouvelles versions de ce produit sont disponibles.

Note: Version actuelle: IEC 62530:2021 ED3

Aperçu Lien externe

Amendements et versions existants ou nouveaux doivent être achetés séparément.

Langue Anglais

Format En ligne + PDF CHF 473.00 En ligne CHF 405.00

Il n'y a pas d'édition étendue disponible pour cette norme.

Il n'existe aucun rectificatif technique ou amendement pour cette norme. Ces derniers seront automatiquement ajoutés aux clients d'abonnements.

Résumé

Specifies extensions for a higher level of abstraction for modeling and verification with the Verilog hardware description language (HDL). This standard includes design specification methods, embedded assertions language, testbench language including coverage and assertions application programming interface (API), and a direct programming interface (DPI)>

Spécifications des produits

Standard de IEC
Publié: 7 novembre 2007
Radié: 19 mai 2011
Version: 1
Type de document: IS
Pages
ISBN: 2831893496

Editeur: IEC
Distributeur: IEC
ICS: 25.040.01
Comité international: TC 91

Relations produit

Révisé par: IEC 62530:2011 ED2

IEC 62530:2007 ED1

Créer abonnement

IEC 62530:2021 ED3

IEC 62530:2011 ED2