Fournit une procédure d'essai pour déterminer la capacité des dispositifs à semiconducteurs et des composants et/ou des cartes équipées à résister aux contraintes mécaniques induites en alternant des extrêmes de hautes et basses tempéra-tures. Des variations permanentes des caractéristiques électriques et/ou physiques peuvent résulter de ces contraintes mécaniques. S'applique aux cycles de température en chambre unique, double et triple et englobe les essais de composants et d'interconnexions soudées.