Chercher dans:
Panier (0)
Standard

IEEE 1800-2017

Révisé

Note: Actuellement en cours d'élaboration: IEEE 1800-2023

Aperçu L'aperçu n'est pas disponible

Amendements et versions existants ou nouveaux doivent être achetés séparément.

Langue
Format

Résumé

Revision Standard - Superseded. The definition of the language syntax and semantics for SystemVerilog, which is a unified hardware design, specification, and verification language, is provided. This standard includes support for modeling hardware at the behavioral, register transfer level (RTL), and gate-level abstraction levels, and for writing testbenches using coverage, assertions, object-oriented programming, and constrained random verification. The standard also provides application programming interfaces (APIs) to foreign programming languages.

Spécifications des produits

  • Standard de IEEE
  • Publié:
  • Type de document: IS
  • Pages
  • Editeur: IEEE
  • Distributeur: IEEE
  • ICS: 35.060
  • Comité national: IEEE Computer Society / Design Automation

Relations produit