Standard

IEEE 62530-2007

déc. 2007 Révisé

Connectez-vous ou enregistrez-vous pour ajouter ce produit à vos favoris.
Connectez-vous ou enregistrez-vous afin d'être notifié lorsque de nouvelles versions de ce produit sont disponibles.

Note: Version actuelle: IEEE 62530-2011

Aperçu Lien externe

Amendements et versions existants ou nouveaux doivent être achetés séparément.

Langue Anglais

Format En ligne + PDF CHF 397.00 En ligne CHF 341.00

Il n'y a pas d'édition étendue disponible pour cette norme.

Il n'existe aucun rectificatif technique ou amendement pour cette norme. Ces derniers seront automatiquement ajoutés aux clients d'abonnements.

Résumé

New IEEE Standard - Superseded. This standard provides a set of extensions to the IEEE 1364™ Verilog® hardware description language (HDL) to aid in the creation and verification of abstract architectural level models. It also includes design specification methods, embedded assertions language, testbench language including coverage and an assertions application programming interface (API), and a direct programming interface (DPI). This standard enables a productivity boost in design and validation and covers design, simulation, validation, and formal assertion-based verification flows.

Spécifications des produits

Standard de IEEE/IEC
Publié: 9 décembre 2007
Type de document: IS
Pages
ISBN: 9-7807-3815-7269

Editeur: IEEE/IEC
Distributeur: IEEE/IEC
ICS: 25.040
ICS: 35.060
Comité national: IEEE Computer Society / Design Automation

Créer abonnement

Extended editions Autres éditions (0)

Version history Corrigenda et Amendements connexes (0)

Version history History (2)

IEEE 62530-2011

IEEE 62530-2007

Résumé

Spécifications des produits